人気ブログランキング |

計測ツール②低雑音計測アンプ

前回のフィルタと組み合わせて使う低雑音アンプです。
まあ純粋に電気の話なんで興味のある方も少ないかと存じます。



<文章の言い回し等を改善しました。(爆) 2013.12.08>


【本題に入る前の準備の話】
低雑音の計測アンプが完成したとして、どのくらいの性能なのか確認が必要です。
その確認をするために+40dBの低雑音アンプが必要になります。(爆)
e0298562_2351435.png

ややこしい話です。(爆) 同じ物を2個作るという手段もありますな。
まあ当方は昔にNJM5532で作った+40dBアンプがあります。
それを確認用としましょう。

回路形式はNJM5532の普通の回路です。低雑音のため低抵抗を使用しています。
周波数特性を伸ばす為に+20dBずつ2段で組んでいます。


【まずは練習してみました】
本題に入る前の練習、手慣らしですな。雑音電圧を計算してみました。
NJM5532アンプの雑音をオシロで見てみましょう。
入力端子は0Ωショートで確認します。
e0298562_21133470.png

*入力換算雑音を求めてみましょう。
 まあ出力電圧÷利得=入力雑音 と換算される訳です。
 オシロ直読で964μV。利得が+40dB(100倍)ありますから、
 よって入力換算雑音は1/100で 9.64μV です。
*入力換算雑音電圧密度を仮計算してみましょう。
 1Hzあたりに換算するという事です。スペアナで見れば直読です。
 今回はスペアナで直読するんじゃなくて計算してみます。
 仮に帯域幅が200kHzで、帯域内の雑音が偏り無く平均的と仮定しますと、
 9.64μV/√200kHz=0.0216μV/√Hz=21.6nV/√Hz です。
 (実際には帯域幅はもっと広いので、本当はもう少し低いでしょう。)

何か抜けてる気がしないでもありませんが、次回もこれで計算します。


【素子と回路の考察】
次に、+60dB低雑音アンプをどう組むか考えてみます。
回路としてはOP-AMPを使用すれば回路が簡単になります。
しかし上記のNJM5532ではちょっと、低雑音というか中雑音。(爆)
よって5532とは別種のOP-AMPを選択する方が良いでしょう。

沢山あるOP-AMPの中から、これならOKか?という物はLT1028ですな。
0.85nV/√Hz(TYP)@1kHz というスペックです。
でもLT1028を使用するにもコツが要る様ですな。
低雑音を活かすには、入力インピーダンスを低くしなければならない様です。
また1個で+60dBの利得を稼ぐと周波数帯域も100kHzを切るかも知れません。
(帯域に関しては妥協すれば良いでしょうが。)

そういった欠点を補うために、前段にディスクリート段を設けようと思います。
超低雑音で比較的高インピーダンス入力が可能な物と言えばJFETです。
その中でも2SK369(2SK147)は最高の低雑音でしょう。
初めにこんな回路で実験してみました。
e0298562_21394151.png

よく考えたらミラー回路をここに使うのはアホらしかったですな。
まあIDSSとかhfe依存性が少なくなる程度の意味合いです。
雑音電圧はオシロで1mVくらいで、先のNJM5532と同じくらいですが、
NJM5532の回路は+40dB、こちらは+60dBだから20dBの差があります。
(NJM5532版と比較して入力換算雑音は1/10という事です。)

でも、まだまだ全然だめですな。
そこで何カ所か改善策を盛り込んでみましたが...
e0298562_21432334.png

2個のトランジスタで40dBを稼いでみても、改善具合は少なかったです。
今ひとつでした。原因は何でしょう?

次に徹底的に低インピーダンス化してみましたが...
e0298562_21435456.png

努力の割には期待した程は良くならなかったですな。
色々考えるうちに初段のゲート抵抗を低くしないと駄目だという事が判明。
それ以外にも、同じ様な回路構成では同じ様な雑音レベルになってしまう、
という事も判りました。


【採用となった回路】
という訳でして、うまくいった回路がこれです。
雑音レベルは利得60dB時にオシロで0.3mV程度となりました。
この値はオシロ自体の雑音と同じ位で、そのままでは測定不能レベルです。
(それをNJM5532使用の+40dBアンプを使って性能確認するという訳です。)
まあ詳しい測定結果は次回に掲載しようと思います。
e0298562_2214986.png

*入力段FETのゲート抵抗は雑音に関係しますので、0Ωに見える物を使用。
 つまりFB1のチップフェライトです。音声帯域では1Ω以下で低雑音です。
 高周波領域では発振防止や静電気等の流入防止などの動作をしてくれます。
*回路全体をNFBループの中に入れて途中で発生する雑音も補正してしまう。
 そのかわりC5が無いと発振してしまいました。C5は要調整ですな。
*使用する抵抗は問題の無い範囲で非常に低い抵抗値を選びました。
*Q1のドレイン電圧が低いのは初段で利得を稼ぐためです。
 微小な雑音を増幅する装置なので、ここに出て来る交流電圧も微少です。
 よって、こんなバイアス電圧でも問題無い訳です。
*2016.01.29 以下7行を追記。
 ネット検索しますと「トランジスタで作る超低雑音アンプ」というトラ技の記事が
 出て来ます。「その3」と「その4」を読むと下記の様な記載があります。
 差動回路にするとPSRRが良くなるが雑音は3dB悪化する。(爆)
 初段差動のエミッタ抵抗(ソース抵抗)を使うと熱雑音が増加する。
 コレクタ電流を増やすと低雑音化するがベース電流も増加しノイズ増となり注意。
 2SK369の入力換算雑音-ドレイン電流 のグラフも載っていますな。

 


これをエミュレーションして動作を確認しておきます。
e0298562_2231229.png

まあ問題無い様です。f特も130kHzまで出ています。

これを実際に動かして測定したのが下図です。エミュレーション通りですな。(爆)
(画像クリックで拡大です。)
e0298562_22192860.png




【電源回路を考えた】
電源回路もある程度低雑音じゃないといけません。雑音が流入しない回路。
その代わりに、負荷変動とかは気にしなくてOK。
低雑音だけを追求しますからヘロヘロ電源が最適かも知れません。(爆)
具体的にはエミフォロのカスコード?で構成しました。
下図は各部の電圧電流ですな。
e0298562_22142350.png

この電源回路は、入力リプルを抑制する能力に注目して考えてみました。
こんな具合に低リプルの様です。
e0298562_22153272.png

エミュレーション上だけとは思いますが、160dBの減衰量ってアンタ。(爆)


【最終的回路図】
以上の説明により、下記の回路図となりました。
e0298562_22363656.png

入力保護に1N4007。意外にも寄生容量が少ないし、強そう!
e0298562_22365049.png

およよ、スイッチング電源ですな? 雑音に影響は無いのでしょうか?
影響無いから採用しているんですよ。(爆)
このSW電源につきましては当方の過去記事等をご参照下さい。


【まあ少しだけですが】
入力ショート時の雑音波形です。
IHF-Aは入れていないワイドバンドで入力換算0.232μVという値が出ましたよ!
e0298562_22404444.png

とか書いても雑音の検討経験がある方にしか伝わらない凄さで御座います。

次回はスペアナで見た入力換算雑音電圧密度など詳しい性能確認と、
当方が作成したDACのS/N比を実際に測定してみようと思います。


【注意事項】
実験は自由ですが、当方の検討結果とか考案の回路を勝手に採用しないで下さい。
記事を鵜呑みにせずご自身で実験評価して下さい。当方は一切サポート致しません。

細工は流々仕上げは次回をごろうじろ。エッヘヘヘ期待しないで下さい。


以上です。



ところで、
まさか作る人はいないですよね。だって2SK369BLは入手不能ですから。(爆)
元のオリジナル石である2SK147BLもビンテージ石ですから入手困難ですな。
2SK369Vは秋月で入手可能かも? でもVランクはIDSSがドカーンと流れますよ。
2SK369Vを使って何かしらの変更点を加えて問題の無い物は出来るのか?
はたして2SK170BL等に置き換えても雑音量を許容できるのか?
まあ当方は関知致しませんので工夫してみれば良いんじゃないでしょうか?(爆)
2SK369Vは変更点を加えれば使用可能と思いますし、
2SK170BLでも妥協出来るかも知れません。
検討の経験は技術力アップにつながるかも知れませんよ。 (爆)
(2013.12.09追記)


2016.03.19追記。まあね、2SK146BLも使えるかも知れませんな。
アルミキャップを切って中の1個だけを使うという訳です。














by ca3080 | 2013-12-06 23:30 | 電子工作(一般)
<< 計測ツール③性能確認と応用例 計測ツール①20kHzLPFと... >>